Simulink Design Verifier

모델 커버리지 분석

Simulink Design Verifier는 SimulinkStateflow 모델의 알고리즘과 로직을 분석하여 고무결성(high-integrity) 시스템 개발을 위한 산업 표준에 요구되는 테스트 케이스와 매개변수를 생성할 수 있습니다. 구조적 커버리지 기준을 위한 테스트 생성에는condition, decision 및 modified condition/decision(MC/DC)이 포함됩니다.

테스트 생성

모델 커버리지를 위한 테스트 생성은 수동으로 작성되었거나 전체 시스템의 시뮬레이션 중에 수집된 요구사항 기반 테스트를 보강합니다. Simulink Design Verifier는 이 접근 방식을 통해 기존 모델 커버리지 정보를 가져오고 요구사항 기반 테스트 중에 충족되지 못한 모든 커버리지 목표를 충족하는 추가 테스트 벡터를 생성할 수 있습니다.

Visual display of a generated test vector that activates previously untested functionality.

이전에 테스트되지 않은 기능을 활성화시키는 생성된 테스트 벡터를 시각적으로 표시

이러한 테스트 벡터를 사용하여 누락된 요구사항을 좀 더 잘 이해하고 더욱 완전한 테스트 하네스를 만들 수 있습니다. Simulink Design Verifier는 다수의 인포트 및 아웃포트를 갖는 모델의 테스트를 단순화하기 위해 미사용 신호를 파악하고 자동으로 테스트 하네스에서 제거합니다.

모든 생성된 테스트 벡터는 MATLAB 구조체 변수로 캡처되어 시뮬레이션, SIL 또는 PIL에서 테스트 실행을 위한 입력으로 직접 사용할 수 있습니다. 수집된 테스트 데이터는 테스트 하네스 모델을 생성하는 데도 사용할 수 있습니다.

생성된 테스트 벡터의 검증

구조적 커버리지 기준을 충족하는 생성된 테스트 벡터를 검증하기 위해 Simulink Verification and Validation에서 제공되는 모델 커버리지 툴을 사용할 수 있습니다. 이 툴은 시뮬레이션을 모니터링하고 정형 분석 중에 리포트된 목표가 달성되었는지 측정합니다. Model Coverage Tool은condition, decision 및 MC/DC 커버리지에 대한 커버리지 목표뿐 아니라 테스트 목표, 증명 목표, 가정, 제약, Lookup Table 및 시뮬레이션 중 기록된 신호 범위에 대한 커버리지도 보고합니다.

Simulink Design Verifier는 ISO 26262, IEC 61508 또는 EN 50128 표준을 반드시 준수해야 하는 개발 프로세스에서 사용할 수 있도록 TÜV SÜD의 인증을 받았습니다.

생성된 코드에 대한 테스트 커버리지 분석

Simulink Design Verifier는 SIL 및 PIL의 코드에 대해 생성된 테스트 케이스의 실행을 자동화하는 테스트 자동화 기능을 제공합니다. Simulink Design Verifier의 코드 검증 기능을 사용하려면 Embedded Coder™가 필요합니다. 테스트 실행 중에 Embedded Coder에서 이용 가능한 코드 커버리지 툴을 통합하여 코드 커버리지를 수집할 수 있습니다.

평가판 사용 Simulink Design Verifier

평가판 신청

Track Design Changes with Requirements Traceability in MATLAB

온라인 세미나 보기