HDL Coder

FPGA 및 ASIC 설계를 위한 Verilog 및 VHDL 코드 생성

HDL Coder™는 MATLAB® 함수, Simulink® 모델 및 Stateflow® 차트로부터 이식과 합성이 가능한 Verilog® 및 VHDL® 코드를 생성합니다. 생성된 HDL 코드는 FPGA 프로그래밍 또는 ASIC 프로토타이핑 및 설계에 사용될 수 있습니다.

HDL Coder는 Xilinx® 및 Altera® FPGA의 프로그래밍을 자동화하는 Workflow Advisor를 제공합니다. HDL 아키텍처 및 구현을 제어하고 중요 경로(critical path)를 강조하며 하드웨어 리소스 사용에 대한 예측을 할 수 있습니다. HDL Coder는 Simulink 모델과 생성된 Verilog 및 VHDL 코드 사이의 추적 기능을 제공하여 DO-254 및 기타 표준을 따르는 고무결성 응용 분야를 위한 코드 검증을 지원합니다.

Simulink HDL Coder를 이용한 FPGA/ASIC 설계 개요(한국어)

온라인 세미나 보기

평가판 사용 HDL Coder

평가판 신청