HDL Coder

HDL 코드 생성

HDL Coder를 사용하면 간단한 단계를 통해 FPGA 및 ASIC 구현을 위한 합성 가능한 HDL 코드를 생성할 수 있습니다.

  • MATLAB 코드, Simulink 블록 및 Stateflow 차트의 조합을 이용하여 설계를 모델링합니다.
  • 영역-속도 설계 목표를 충족할 수 있도록 모델을 최적화합니다.
  • MATLAB 및 Simulink를 위한 통합 HDL Workflow Advisor를 이용하여 HDL 코드를 생성합니다.
  • HDL Verifier™를 사용하여 생성된 코드를 검증합니다.

MATLAB으로부터 HDL 코드 생성

HDL Coder의 HDL Workflow Advisor는 자동으로 MATLAB 코드를 부동 소수점에서 고정 소수점으로 변환하고 합성 가능한 VHDL 및 Verilog 코드를 생성합니다. 이 기능을 통해 추상적인 MATLAB 구조와 시스템 객체(System Object)를 사용하여 높은 차원에서 알고리즘을 모델링하는 동시에 하드웨어 구현을 위해 최적화된 HDL 코드 생성을 위한 옵션을 제공할 수 있습니다. HDL Coder는 카운터 및 타이머처럼 MATLAB에서 작성된 즉시 사용 가능한 논리 요소 라이브러리를 제공합니다.

Simulink에서 HDL 코드 생성

HDL Workflow Advisor는 Simulink 및 Stateflow로부터 VHDL 및 Verilog 코드를 생성합니다. Simulink를 통해 Stateflow 차트를 포함한 200개 이상의 블록 라이브러리를 사용하여 알고리즘을 모델링할 수 있습니다. 이 라이브러리는 신호 처리 및 통신 시스템 모델링과 HDL 코드 생성을 위해 Viterbi 디코더, FFT, CIC 필터 및 FIR 필터와 같은 복잡한 함수를 제공합니다.

HDL Coder Workflow Advisor for Simulink.
Simulink용 HDL Coder Workflow Advisor. Xilinx ISE 및 Altera Quartus II에 직접 연결함으로써 HDL 코드를 생성하여 Xilinx 및 Altera FPGA를 생성할 수 있습니다.
다음: HDL 코드 최적화

평가판 사용 HDL Coder

평가판 신청

Simulink HDL Coder를 이용한 FPGA/ASIC 설계 개요(한국어)

온라인 세미나 보기