Communications System Toolbox

통신 시스템 구현

고정 소수점 모델링

많은 통신 시스템들은 설계를 고정 소수점으로 표현해야 하는 하드웨어를 사용합니다. Communications System Toolbox는 고정 소수점 특성을 구성하는데 유용한 툴을 통해 모든 관련 블록 및 System Object의 고정 소수점 모델링을 지원합니다.

이 시스템 툴박스의 고정 소수점 지원은 다음을 포함합니다.

  • 1~128비트의 단어 크기(word size)
  • 임의 이진 소수점 위치
  • 오버플로우 처리 메소드(래핑 또는 포화)
  • 반올림 메소드: ceiling, convergent, floor, nearest, round, simplest, and zero

Fixed-Point Designer™의 Fixed-Point Tool은 부동 소수점 데이터 유형을 고정 소수점으로 쉽게 변환할 수 있게 해줍니다. 이 툴은 고정 소수점 속성 구성을 위해 오버플로우와 최대 및 최소를 추적합니다.

코드 생성

알고리즘 또는 통신 시스템을 개발하고 나면 검증, 빠른 프로토타이핑(rapid prototyping) 및 구현을 위해 C 코드를 자동으로 생성할 수 있습니다. Communications System Toolbox에 있는 대부분의 System Object, 함수, 블록은 MATLAB Coder, Simulink Coder 또는 Embedded Coder를 사용하여 ANSI/ISO C 코드를 생성할 수 있습니다. System Object 및 Simulink 블록 서브세트는 HDL 코드를 생성할 수 있습니다.

기존의 IP(intellectual property)를 활용하기 위해 특정 프로세서 아키텍처에 대한 최적화를 선택하고 기존 C 코드를 새로이 생성된 코드와 통합할 수 있습니다. 또한 부동 소수점과 고정 소수점 데이터 유형 모두에 대해 C 코드를 생성할 수 있습니다.

DSP 프로토타이핑

검증, 빠른 프로토타이핑 또는 최종 하드웨어 구현을 위해 DSP를 통신 시스템 구현에 사용합니다. Embedded Coder에 있는 PIL(Processor-in-the-Loop) 시뮬레이션 기능을 이용하면 타겟 프로세서에서 알고리즘 구현 코드를 실행하여 생성된 소스 코드와 컴파일된 코드를 검증할 수 있습니다.

FPGA 프로토타이핑

고속 신호 처리 알고리즘 구현을 위해 통신 시스템에서 FPGA가 사용됩니다. HDL Verifier에 있는 FIL(FPGA-in-the-loop) 기능을 사용하여 실제 하드웨어에서 기존 HDL 코드(수동으로 작성하거나 자동으로 생성되는 HDL 코드)에 대해 RTL 코드를 테스트할 수 있습니다.

평가판 사용 Communications System Toolbox

평가판 신청

4G LTE의 모델링 및 구현

온라인 세미나 보기