Main Content

이 번역 페이지는 최신 내용을 담고 있지 않습니다. 최신 내용을 영문으로 보려면 여기를 클릭하십시오.

sub

fimath 객체를 사용하여 두 개의 fi 객체 간 빼기

설명

예제

c = sub(F,a,b)fimath 객체 F를 사용하여 fi 객체 ab 간에 뺄셈을 수행합니다. 이는 abfimath 객체를 재정의하려는 경우 또는 ab에 연결된 fimath 속성이 서로 다른 경우에 유용합니다. fi 객체 c의 출력에는 로컬 fimath가 없습니다.

예제

모두 축소

a = fi(pi);
b = fi(exp(1));
F = fimath('SumMode','SpecifyPrecision',...
    'SumWordLength',32,'SumFractionLength',16);
c = sub(F,a,b)
c = 
    0.4233

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 16

cab의 32비트에서의 차이로, 16비트 소수부를 가집니다.

입력 인수

모두 축소

뺄셈에 사용할 fimath 객체로, fimath 객체로 지정됩니다.

피연산자로, 스칼라, 벡터, 행렬 또는 다차원 배열로 지정됩니다.

ab는 둘 중 하나가 스칼라가 아니라면 모두 fi 객체여야 하고 차원이 동일해야 합니다. a 또는 b가 스칼라이면 c는 비 스칼라 객체의 차원을 가져야 합니다.

데이터형: fi
복소수 지원 여부:

알고리즘

C = sub(F,A,B)
또는
C = F.sub(A,B)

이는 다음과 같습니다.

A.fimath = F;
B.fimath = F;
C = A - B;
단, ABfimath 속성은 함수 형식을 사용하는 경우 수정되지 않습니다.

확장 기능

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

| | | | | | |